رایانش موازی صریح دستور العمل ها (Explicitly parallel instruction computing یا EPIC) واژه ای است که در سال ۱۹۹۷ توسط اتحاد اچ پی و اینتل برای توصیف شیوه ای از محاسبات که محققان از اوایل ۱۹۸۰ راجع به آن تحقیق می کردند، ابداع شد. به این شیوه معماری های مستقل هم گفته می شود. این شیوه پایه ای برای توسعه معماری Itanium توسط اچ پی و اینتل بود، و اچ پی بعدها اظهار داشت که EPIC تنها نامی قدیمی برای معماری Itanium بوده است.
مجموعه دستورالعمل های VLIW در پیاده سازی های مختلف با نسخه های قدیمی سازگار نیست. وقتی پیاده سازی های گسترده تر (با واحدهای اجرایی بیشتر) ساخته می شوند، مجموعه دستورالعمل آن ها با ماشین های قدیمی تر و کوچک تر سازگار نیست.
پاسخ دستور بار کردن در یک حافظه سلسله مراتبی که شامل حافظه نهان پردازنده یا DRAM باشد، تأخیر قطعی ندارد. این مسئله برنامه ریزی ایستا توسط کامپایلر برای دستورهای بار کردن را بسیار دشوار می کند.
رایانش موازی صریح دستورالعمل ها به ریزپردازنده ها اجازه می دهد دستورالعمل های نرم افزار را به جای استفاده از مدارهای پیچیده روی تراشه برای کنترل اجرای موازی، به کمک کامپایلر به صورت موازی اجرا کند. هدف از ابداع آن، ایجاد امکان مقیاس پذیری ساده عملکرد، بدون به کارگیری فرکانس کلاک بالاتر بود.
در سال ۱۹۸۹، محققان اچ پی به این نتیجه رسیدند که معماری RISC دارد به محدودیت یک دستورالعمل در هر سیکل فرکانس می رسد. آن ها آغاز به تحقیق دربارهٔ معماری جدید کردند که بعدها EPIC نامیده شد.
پایه این پژوهش VLIW بود. در VLIW چند عملیات درون هر دستورالعمل کد می شوند و سپس توسط واحدهای اجرای متعدد پردازش می شوند.یکی از اهداف EPIC این بود که پیچیدگی زمان بندی دستور العمل ها را از سخت افزار پردازنده به کامپایلر نرم افزار انتقال دهد، که می تواند این زمان بندی را به صورت استاتیک انجام دهد (با کمک ردیابی اطلاعات بازخورد). این امر باعث حذف ضرورت وجود مدارات زمان بندی پیچیده در پردازنده می شود و بدین ترتیب فضا و توان را برای کاربردهای دیگر، از جمله منابع اجرایی بیشتر، آزاد می گذارد. هدف دیگری که به همان اندازه اهمیت داشت این بود که از موازی سازی در سطح دستورالعمل (ILP) بهره برداری بیشتری شود. این امر با به کارگیری کامپایلر برای یافتن و استفادهٔ بیشتر از فرصت هایی افزون بر قبل برای اجرای موازی انجام می شود.
مجموعه دستورالعمل های VLIW در پیاده سازی های مختلف با نسخه های قدیمی سازگار نیست. وقتی پیاده سازی های گسترده تر (با واحدهای اجرایی بیشتر) ساخته می شوند، مجموعه دستورالعمل آن ها با ماشین های قدیمی تر و کوچک تر سازگار نیست.
پاسخ دستور بار کردن در یک حافظه سلسله مراتبی که شامل حافظه نهان پردازنده یا DRAM باشد، تأخیر قطعی ندارد. این مسئله برنامه ریزی ایستا توسط کامپایلر برای دستورهای بار کردن را بسیار دشوار می کند.
رایانش موازی صریح دستورالعمل ها به ریزپردازنده ها اجازه می دهد دستورالعمل های نرم افزار را به جای استفاده از مدارهای پیچیده روی تراشه برای کنترل اجرای موازی، به کمک کامپایلر به صورت موازی اجرا کند. هدف از ابداع آن، ایجاد امکان مقیاس پذیری ساده عملکرد، بدون به کارگیری فرکانس کلاک بالاتر بود.
در سال ۱۹۸۹، محققان اچ پی به این نتیجه رسیدند که معماری RISC دارد به محدودیت یک دستورالعمل در هر سیکل فرکانس می رسد. آن ها آغاز به تحقیق دربارهٔ معماری جدید کردند که بعدها EPIC نامیده شد.
پایه این پژوهش VLIW بود. در VLIW چند عملیات درون هر دستورالعمل کد می شوند و سپس توسط واحدهای اجرای متعدد پردازش می شوند.یکی از اهداف EPIC این بود که پیچیدگی زمان بندی دستور العمل ها را از سخت افزار پردازنده به کامپایلر نرم افزار انتقال دهد، که می تواند این زمان بندی را به صورت استاتیک انجام دهد (با کمک ردیابی اطلاعات بازخورد). این امر باعث حذف ضرورت وجود مدارات زمان بندی پیچیده در پردازنده می شود و بدین ترتیب فضا و توان را برای کاربردهای دیگر، از جمله منابع اجرایی بیشتر، آزاد می گذارد. هدف دیگری که به همان اندازه اهمیت داشت این بود که از موازی سازی در سطح دستورالعمل (ILP) بهره برداری بیشتری شود. این امر با به کارگیری کامپایلر برای یافتن و استفادهٔ بیشتر از فرصت هایی افزون بر قبل برای اجرای موازی انجام می شود.